intel Erasure Decoder Reference Design

Intel® Quartus® Prime Design Suite үчүн жаңыртылган: 17.0
ID: 683099
Версия: 2017.05.02

Erasure Decoder маалымдама дизайны жөнүндө

• Erasure Decoder – бул экилик эмес, циклдик, сызыктуу блоктордун катасын оңдоо кодун колдонгон Reed-Solomon декодеринин өзгөчө түрү.
• Жоюу чечмелөө мүмкүнчүлүгү бар Reed-Solomon декодеринде сиз оңдой ала турган каталардын саны (E) жана өчүрүүлөрдүн (E') саны: n – k = 2E + E'
• Бул жерде n - блоктун узундугу жана k - билдирүүнүн узундугу (nk паритеттик символдордун санына барабар).
• Erasure Decoder өчүрүүлөрдү гана карайт, ошондуктан оңдоо мүмкүнчүлүгү nk тарабынан берилген максимумга жетиши мүмкүн. Декодер адатта коддоо системасынын ичиндеги демодулятор тарабынан берилген өчүрүү жерлерин киргизүү катары кабыл алат, алар айрым кабыл алынган код белгилерин ишенимсиз деп көрсөтө алат. Дизайн тазалоону оңдоо мүмкүнчүлүгүнөн ашпоого тийиш. Дизайн нөл маанисиндеги өчүрүү катары көрсөткөн символдорду карайт.

Өзгөчөлүктөрү

• Stratix® 10 түзмөктөрүн максат кылат
• Тазалоолорду оңдойт
• Параллель операция
• Агымды башкаруу

Өчүрүүчү декодер Функционалдык сүрөттөмөсү

• Erasure Decoder каталарды оңдобойт, жөн гана өчүрөт. Бул Рид-Соломон декоддоосу талап кылган ката жерлерин табуу татаалдыгынан качат.
• Дизайн алгоритми жана архитектурасы Рид-Соломон декодеринен айырмаланат. Жоюу чечмелөө коддоо түрү болуп саналат. Ал паритеттик теңдемелерди аткаруу менен жарактуу код сөздү түзүү үчүн киргизүүнү p=nk белгилери менен толтурууга аракет кылат. Паритет матрицасы жана генератор матрицасы паритеттик теңдемелерди аныктайт.
• Дизайн RS(14,10), RS(16,12), RS(12,8) же RS(10,6) сыяктуу кичинекей Reed-Solomon коддору менен гана иштейт. Паритеттик символдордун аз саны үчүн (p < k) бул дизайнды колдонуңуз; көп сандагы паритеттик символдор үчүн (p > kp) генератор матрицасын колдонуу керек.
• Өчүрүү үлгүсү (n-бит кең in_era киргизүү менен көрсөтүлгөн) дизайн паритеттик субматрицаларды сактаган ROMга кайрылат. Дизайнда np = n гана бар! к! n − k ! мүмкүн өчүрүү үлгүлөрү. Ошондуктан дизайн даректи кысуу модулун колдонот.
• Дизайн даректен азыраак жана так p бит коюлган даректердин саны менен даректи коддойт.
• Erasure Decoder анын киргизүүсүндө максималдуу өткөрүү жөндөмдүүлүгү үчүн цикл үчүн жалпы блок узундугу n чейин келген символдордун каалаган ылдамдыгын алат. Сиз параллелизмди жана каналдардын санын конфигурациялай аласыз, ошондуктан дизайн бир эле учурда келген ар кандай код сөздөргө туура келген параллелдүү каналдардын санына кирген символдорду көбөйтөт.
• Өчүрүүчү декодер бир циклде толук чечмеленген код сөзүн, анын ичинде текшерүү белгилерин чыгарат (бир нече канал үчүн бир нече код сөздөр).

Киргизүү буфери бир каналдагы параллелдүү символдордун санын блоктун жалпы узундугунан (n) азыраак болууга мүмкүндүк берет. Параллелдүүлүк интерфейсиңиздин талаптарына көз каранды болбосо, Intel киргизүү өткөрүү жөндөмдүүлүгүн колдонууну сунуштайт.

Декодер IP негизги параметрлерин өчүрүү

Параметр	Юридикалык баалуулуктар	Демейки маани	Description
Каналдардын саны	1ден 16га чейин	1	Киргизүү каналдарынын саны (C) иштетүү.
Бир символ боюнча биттердин саны	3ден 12га чейин	4	Символдогу биттердин саны (M).
Бир код сөзгө символдордун саны	1 чейин 2M–1	14	Бир код сөзгө символдордун жалпы саны (N).
Код сөзүнө текшерүү символдорунун саны	1 чейин N–1	4	Бир код сөзгө текшерүү символдорунун саны (R).
Ар бир каналдагы параллелдүү символдордун саны	1 чейин N	14	Ар бир код сөз үчүн киргизүүдө параллелдүү келген символдордун саны (PAR)
Талаа Полиномиясы	Ар кандай жарактуу көп мүчө	19	Галуа талаасын аныктаган примитивдүү көп мүчөнү көрсөтөт.

Декодер интерфейстерин жана сигналдарын өчүрүү

• Avalon-ST интерфейси арткы басымды колдойт, бул агымды башкаруу механизми, мында раковина булакка маалыматтарды жөнөтүүнү токтотууну көрсөтө алат.
• Avalon-ST киргизүү интерфейсиндеги даяр күтүү убактысы 0; бир согуу үчүн символдордун саны 1ге чейин белгиленген.
• Саат жана баштапкы абалга келтирүү интерфейстери Avalon-ST интерфейстерин синхрондоштуруу үчүн саатты башкарат же кабыл алат жана баштапкы абалга келтирет.

DSP IP өзөктөрүндөгү Avalon-ST интерфейстери

• Avalon-ST интерфейстери булак интерфейсинен раковина интерфейсине маалыматтарды өткөрүү үчүн стандарттуу, ийкемдүү жана модулдук протоколду аныктайт.
• Киргизүү интерфейси Avalon-ST раковинасы жана чыгаруу интерфейси Avalon-ST булагы болуп саналат. Avalon-ST интерфейси бир нече каналдар боюнча аралаштырылган пакеттер менен пакет которууларды колдойт.
• Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
• Avalon-ST интерфейстери арткы басымды колдойт, бул агымды башкаруу механизми, мында раковина булакка маалыматтарды жөнөтүүнү токтотуу үчүн сигнал бере алат. Раковина, адатта, FIFO буферлери толуп калганда же анын чыгышында тыгын пайда болгондо маалыматтардын агымын токтотуу үчүн арткы басымды колдонот.

Тиешелүү маалымат

• Avalon Interface Specifications

Декодер IP негизги сигналдарын өчүрүү

Саат жана баштапкы абалга келтирүү сигналдары

аты	Avalon-ST түрү	Багыт	Description
clk_clk	clk	Киргизүү	Негизги системалык саат. Бүтүндөй IP өзөгү clk_clk өсүп жаткан четинде иштейт.
reset_reset_n	reset_n	Киргизүү	Бекитилгенде бүт системаны баштапкы абалга келтирүүчү активдүү төмөн сигнал. Сиз бул сигналды асинхрондук түрдө ырастасаңыз болот. Бирок, сиз аны clk_clk сигналына синхрондуу деассертиңиз керек. IP өзөгү баштапкы абалга келтирилгенден кийин калыбына келгенде, ал алган маалыматтар толук пакет экенин текшериңиз.

Avalon-ST киргизүү жана чыгаруу интерфейсинин сигналдары

аты	Avalon-ST түрү	Багыт	Description
даяр	даяр	Чыгуу	Маалыматтарды өткөрүү даяр сигнал раковина маалыматтарды кабыл алууга даяр экенин көрсөтүү үчүн. Чөгүп турган интерфейс интерфейс боюнча маалыматтардын агымын көзөмөлдөө үчүн in_ready сигналын башкарат. Раковина интерфейси учурдагы clk көтөрүлүп жаткан четиндеги маалымат интерфейсинин сигналдарын тартат.
in_valid	жарактуу	Киргизүү	Маалымат сигналдарынын жарактуулугун көрсөтүү үчүн маалымат жарактуу сигнал. in_valid сигналын ырастаганыңызда, Avalon-ST маалымат интерфейсинин сигналдары жарактуу болот. Сиз in_valid сигналын өчүргөндө, Avalon-ST маалымат интерфейсинин сигналдары жараксыз болуп саналат жана аларга көңүл бурбоо керек. Маалыматтар жеткиликтүү болгондо in_valid сигналын ырастасаңыз болот. Бирок, раковина IP өзөгү in_ready сигналын ырастаганда гана булактан маалыматтарды алат.
in_data[]	маалыматтар	Киргизүү	Код сөздүн символдорун камтыган маалымат киргизүү. in_valid ырасталганда гана жарактуу. In_data сигналы камтыган вектор болуп саналат C x PAR символдор. Эгерде PAR < N, ар бир каналдын код сөзү бир нече цикл аркылуу келет.
in_era	маалыматтар	Киргизүү	Кайсы символдор өчүрүлгөнүн көрсөткөн маалымат киргизүү. in_valid ырасталганда гана жарактуу. Бул вектор камтыган C x PAR бит.
даяр	даяр	Киргизүү	Төмөнкү агым модулу маалыматтарды кабыл алууга даяр экендигин көрсөтүү үчүн берилиштерди өткөрүүгө даяр сигнал. Сиз out_ready сигналын ырастаганыңызда булак жаңы маалыматтарды (эгер бар болсо) камсыз кылат жана даяр_дайын сигналын өчүргөндө жаңы маалыматтарды берүүнү токтотот.
out_valid	жарактуу	Чыгуу	Маалымат жарактуу сигнал. IP өзөгү out_valid сигналын жогорку деңгээлде ырастайт, качан жарактуу чыгаруу out_data боюнча болгондо.
out_data	маалыматтар	Чыгуу	IP өзөгү out_valid сигналын ырастаганда коддон чыгарылган чыгарууну камтыйт. Оңдолгон белгилер киргизилгендей тартипте болот. Бул вектор камтыган C x N символдор.
out_error	ката	Чыгуу	Түзөтүлбөгөн коддуу сөздү көрсөтөт.

• Бекитилген in_valid сигнал жарактуу маалыматтарды көрсөтөт.
• Ар бир код сөз параллелизм параметрине жараша бир нече циклден кийин келиши мүмкүн. Дизайн киргизүү структурасын көзөмөлдөйт, ошондуктан интерфейсте пакеттик чектерди талап кылбайт. Дизайндын параллелдүү каналдардын саны бардык параллелдүү каналдар үчүн функционалдык бирдиктерди кайталоо аркылуу өткөрүү жөндөмдүүлүгүн жогорулатат. Бул дизайн Avalon-ST интерфейсин бир нече канал колдоосун колдонбойт.
• Декодер out_valid сигналын ырастаганда, ал out_data боюнча жарактуу маалыматтарды берет.
• Ал циклге C код сөздөрүн чыгарат, мында C параллелдүү каналдардын саны. IP өзөгү оңдолбогон код сөздү алганда out_error сигналын ырастайт, б.а.: IP өзөгү өчүрүүнү оңдоо мүмкүнчүлүгүнөн ашып кеткенде

Decoder маалымдама дизайнын өчүрүү
Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга кепилдик берет, бирок каалаган убакта эскертүүсүз каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка таянардан мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат.
Башка аталыштар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.

Документтер / Ресурстар

intel Erasure Decoder Reference Design [pdf] Instructions Жоюу декодеринин маалымдамасынын дизайны, өчүрүү декодери, өчүрүү декодеринин маалымдамасы

Шилтемелер

• User Manual