intel логотибиIntel® FPGA P-Tile Avalon ®
PCI Express үчүн IP агымы*
Дизайн Example User Guide
Intel® үчүн жаңыртылган
Quartus® Prime Design Suite: 21.3
IP версиясы: 6.0.0
Колдонуучунун колдонмосу

Мазмуну жашыруу
1 Дизайн Example Description
2 Quick Start Guide
3 PCI Express Дизайн үчүн P-тайл Avalon Streaming IP
4 Intel P-Tile Avalon үчүн документти кайра карап чыгуу тарыхы
5 Документтер / Ресурстар
5.1 Шилтемелер
6 Окшош билдирүүлөр

Дизайн Example Description

1.1. Программаланган киргизүү/чыгарма (PIO) Дизайнынын Функционалдык сүрөттөлүшү Example

PIO дизайн эксample негизги процессордон максаттуу түзүлүшкө эстутум которууларды ишке ашырат. Бул эксample, хост процессору бир эки сөздүү MemRd жана emWr сурайт
TLPs.
PIO дизайн эксample автоматтык түрдө түзөт fileIntel Prime программасында симуляциялоо жана компиляциялоо үчүн зарыл. Дизайн эксampле параметрлердин кеңири спектрин камтыйт. Бирок, ал PCIe үчүн P-Tile Hard IP бардык мүмкүн болгон параметрлерин камтыбайт.
Бул дизайн эксample төмөнкү компоненттерди камтыйт:

  • Сиз көрсөткөн параметрлер менен түзүлгөн P-Tile Avalon Streaming Hard IP Endpoint Variant (DUT). Бул компонент PIO колдонмосуна кабыл алынган TLP маалыматтарын айдайт
  • PIO Application (APPS) компоненти, ал PCI Express TLPs жана жөнөкөй Avalon-MM ортосунда керектүү котормолорду аткарат, чиптин эс тутумуна жазып жана окуйт.
  • Чиптик эстутум (MEM) компоненти. 1×16 дизайны үчүн, мурункуample, чиптеги эс тутуму 16 КБ эс тутум блогунан турат. 2×8 дизайны үчүн, мурункуample, чиптеги эс тутум эки 16 КБ эс тутум блогунан турат.
  • Reset Release IP: Бул IP түзмөк колдонуучу режимине толук киргенге чейин башкаруу схемасын баштапкы абалга келтирет. FPGA түзмөк колдонуучу режиминде экенин белгилөө үчүн INIT_DONE чыгышын ырастайт. Reset Release IP nINIT_DONE чыгышын түзүү үчүн ички INIT_DONE сигналынын инверттелген версиясын жаратат, аны сиз дизайныңыз үчүн колдоно аласыз. nINIT_DONE сигналы бүт түзмөк колдонуучу режимине өткөнгө чейин жогору болот. nINIT_DONE ырастагандан кийин (төмөн), бардык логика колдонуучу режиминде жана кадимкидей иштейт. Сиз nINIT_DONE сигналын төмөнкү жолдордун биринде колдоно аласыз:
    • Тышкы же ички баштапкы абалга келтирүү үчүн.
    • Калыбына келтирүү киргизүүнү трансиверге жана киргизүү/чыгаруу PLLлерге кошуу үчүн.
    • Кыскартылган эстутум блоктору, мамлекеттик машина жана сменалык регистрлер сыяктуу дизайн блокторун жазуу мүмкүнчүлүгүн дарбазалоо үчүн.
    • Дизайныңызда синхрондуу түрдө регистрди кайра орнотуу үчүн киргизүү порттору.

Симуляциялык тестирлөө PIO дизайнын ишке ашыратample жана Root Port BFM максаттуу Endpoint менен интерфейс.
Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга ылайык аткарууга кепилдик берет, бирок эскертүүсүз каалаган убакта каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка ишенүүдөн мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат. *Башка ысымдар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.
ISO 9001: 2015 Катталган
1-сүрөт. Platform Designer PIO 1×16 Дизайн үчүн блок диаграмма Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 5

2-сүрөт. Platform Designer PIO 2×8 Дизайн үчүн блок диаграмма Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 6

Сыноо программасы чиптеги эстутумдагы ошол эле жерден маалыматтарды жазат жана кайра окуйт. Окулган маалыматтарды күтүлгөн натыйжага салыштырат. Сыноодо каталар болбосо, "Симуляция ийгиликтүү аяктагандыктан токтотулду" деп кабарлайт. P-Tile Avalon
Агым дизайны эксample төмөнкү конфигурацияларды колдойт:

  • Gen4 x16 Endpoint
  • Gen3 x16 Endpoint
  • Gen4 x8x8 Endpoint
  • Gen3 x8x8 Endpoint

Эскертүү: PCIe x8x8 PIO дизайны үчүн симуляциялык тестирлөөample бир PCIe x8 шилтемеси үчүн конфигурацияланган, бирок чыныгы дизайн эки PCIe x8 шилтемесин ишке ашырат.
Эскертүү: Бул дизайн эксample PCI Express үчүн P-тилей Avalon Streaming IPтин Параметр редакторундагы демейки жөндөөлөрдү гана колдойт.
3-сүрөт. P-Tile Avalon Streaming PCI Express 1×16 PIO Дизайн Экс үчүн Platform Designer тутумунун мазмунуample
Platform Designer бул дизайнды Gen4 x16 варианттарына чейин түзөт.

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 7

4-сүрөт. P-Tile Avalon Streaming PCI Express 2×8 PIO Дизайн Экс үчүн Platform Designer тутумунун мазмунуample
Platform Designer бул дизайнды Gen4 x8x8 варианттарына чейин түзөт.

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 8

1.2. Single Root I/O Virtualization (SR-IOV) Дизайнынын Функционалдык сүрөттөлүшү Example
SR-IOV дизайны мурункуample хост процессорунан максаттуу түзүлүшкө эстутум которууларды ишке ашырат. Бул эки PF жана 32 VFs бир PF чейин колдойт.
SR-IOV дизайны мурункуample автоматтык түрдө түзөт fileIntel Quartus Prime программасында симуляциялоо жана компиляциялоо үчүн зарыл. Сиз түзүлгөн дизайнды жүктөп алсаңыз болот
Intel Stratix® 10 DX Development Kit же Intel Agilex™ Development Kit.
Бул дизайн эксample төмөнкү компоненттерди камтыйт:

  • Сиз көрсөткөн параметрлер менен түзүлгөн P-Tile Avalon Streaming (Avalon-ST) IP Endpoint Variant (DUT). Бул компонент кабыл алынган TLP маалыматтарын SR-IOV тиркемесине айдайт.
  • SR-IOV Колдонмо (APPS) компоненти, ал PCI Express TLPs жана жөнөкөй Avalon-ST ортосунда керектүү котормолорду аткарат, чиптеги эс тутумга жазып жана окуйт. SR-IOV APPS компоненти үчүн эстутумду окуу TLP маалыматтар менен аяктоону жаратат.
    • SR-IOV дизайны үчүн эксample эки PF жана 32 VF ар бир PF менен, 66 эстутум жери бар, алар дизайн мурункуampкире алат. Эки PF эки эстутум жерине кире алат, ал эми 64 VF (2 x 32) 64 эстутум жерине кире алат.
  • Reset IP.
    Симуляциялык тестирлөө SR-IOV дизайнын ишке ашыратample жана Root Port BFM максаттуу Endpoint менен интерфейс.

5-сүрөт. Platform Designer SR-IOV 1×16 Дизайн үчүн блок схемасы Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 1

6-сүрөт. Platform Designer SR-IOV 2×8 Дизайн үчүн блок схемасы Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 2

Сыноо программасы микросхемадагы эстутумдагы бир эле жерден маалыматтарды 2 PF жана 32 VF боюнча PFга жазат жана кайра окуйт. Ал окулган маалыматтарды күтүлгөн менен салыштырат
натыйжа. Сыноодо каталар болбосо, "Симуляция ийгиликтүү аяктагандыктан токтотулду" деп кабарлайт.
SR-IOV дизайны мурункуample төмөнкү конфигурацияларды колдойт:

  • Gen4 x16 Endpoint
  • Gen3 x16 Endpoint
  • Gen4 x8x8 Endpoint
  • Gen3 x8x8 Endpoint

7-сүрөт. PCI Express 1×16 Дизайн Экс үчүн SR-IOV менен P-Tile Avalon-ST үчүн платформа дизайнеринин тутумунун мазмунуample

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 3

8-сүрөт. PCI Express 2×8 Дизайн Экс үчүн SR-IOV менен P-Tile Avalon-ST үчүн платформа дизайнеринин тутумунун мазмунуample

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 4

Quick Start Guide

Intel Quartus Prime программасын колдонуу менен сиз программаланган I/O (PIO) дизайнын жарата аласызample Intel FPGA P-Tile Avalon-ST PCI Express* IP өзөгү үчүн Hard IP. Түзүлгөн дизайн эксample сиз көрсөткөн параметрлерди чагылдырат. PIO эксample маалыматтарды хост процессорунан максаттуу түзүлүшкө өткөрүп берет. Бул төмөн өткөрмө колдонмолор үчүн ылайыктуу. Бул дизайн эксample автоматтык түрдө түзөт fileIntel Quartus Prime программасында симуляциялоо жана компиляциялоо үчүн зарыл. Сиз түзүлгөн дизайнды FPGA өнүктүрүү кеңешиңизге жүктөп алсаңыз болот. Ыңгайлаштырылган жабдыкка жүктөп алуу үчүн, Intel Quartus Prime жөндөөлөрүн жаңыртыңыз File (.qsf) туура пин дайындоолору менен . 9-сүрөт. Дизайнды өнүктүрүү кадамдары Example

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 9

Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга ылайык аткарууга кепилдик берет, бирок эскертүүсүз каалаган убакта каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка ишенүүдөн мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат. *Башка ысымдар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.
ISO 9001: 2015 Катталган
2.1. Каталог структурасы
10-сүрөт. Түзүлгөн долбоор үчүн каталогдун структурасы Example

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 10

2.2. Дизайнды түзүү Example
Сүрөт 11. Процедура

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 11

  1. Intel Quartus Prime Pro Edition программасында жаңы долбоор түзүңүз (File ➤ New Project Wizard).
  2. Каталогду, аталышты жана жогорку деңгээлдеги объектти көрсөтүңүз.
  3. Долбоордун түрү үчүн демейки маанини кабыл алыңыз, Бош долбоор. Next Click.
  4. Кошуу үчүн Files Next басыңыз.
  5. Үй-бүлө, Түзмөк жана Башкарма Орнотуулары үчүн Үй-бүлө астындагы Intel Agilex же Intel Stratix 10 тандаңыз.
  6. Акыркы кадамда сиз Intel Stratix 10ду тандасаңыз, Түзмөктүн ачылуучу менюсунан Stratix 10 DX тандаңыз.
  7. Дизайныңыз үчүн Максаттуу түзмөктү тандаңыз.
  8. Finish дегенди басыңыз.
  9. IP каталогунда PCI Express үчүн Intel P-Tile Avalon-ST Hard IP таап, кошуңуз.
  10. Жаңы IP Variant диалог терезесинде IP үчүн атын көрсөтүңүз. Create Click.
  11. Жогорку деңгээлдеги Орнотуулар жана PCIe* Орнотуулар өтмөктөрүндө IP вариацияңыздын параметрлерин көрсөтүңүз. Эгер сиз SR-IOV дизайнын колдонуп жатсаңызample, SR-IOV иштетүү үчүн төмөнкү кадамдарды жасаңыз:
    а. PCIe* Түзмөк өтмөгүндө PCIe* PCI Express / PCI мүмкүнчүлүктөрү өтмөгүндө, бир нече физикалык функцияларды иштетүү кутучасын белгилеңиз.
    б. PCIe* Көп функциялуу жана SR-IOV тутумунун жөндөөлөрү өтмөгүндө SR-IOV колдоосун иштетүү кутучасын белгилеп, PF жана VF санын көрсөтүңүз. x8 конфигурациялары үчүн, бир нече физикалык функцияларды иштетүү жана PCIe0 жана PCIe1 өтмөктөрү үчүн SR-IOV колдоосун иштетүү кутучаларын белгилеңиз.
    в. PCIe* MSI-X өтмөгүндө PCIe* PCI Express / PCI мүмкүнчүлүктөрү өтмөгүндө, MSI-X өзгөчөлүгүн талапка ылайык иштетиңиз.
    г. PCIe* Негизги дарек регистрлери өтмөгүндө PF жана VF үчүн BAR0ду иштетиңиз.
    д. Башка параметр жөндөөлөрү бул дизайн үчүн колдоого алынбайтample.
  12. Экс боюнчаample Дизайн өтмөгүндө, төмөнкү тандоолорду жасаңыз:
    а. Мисалы үчүнample Design Fileс, Simulation жана Synthesis параметрлерин күйгүзүңүз.
    Бул симуляция же синтездин кереги жок болсо fileс, тиешелүү опцияны(ларды) өчүрүп коюу мурдагыны кыйла азайтатample дизайн түзүү убактысы.
    б. Түзүлгөн HDL форматы үчүн учурдагы чыгарылышта Verilog гана жеткиликтүү.
    в. Максаттуу өнүктүрүү комплекти үчүн же Intel Stratix 10 DX P-Tile ES1 FPGA Иштеп чыгуу комплекти, Intel Stratix 10 DX P-Tile өндүрүшүнүн FPGA өнүктүрүү комплекти же Intel Agilex F-Series P-Tile ES0 FPGA өнүктүрүү топтомун тандаңыз.
    13. Өндүрүү дегенди тандаңызample Design дизайн эксampСиз симуляциялап, аппараттык камсыздоого жүктөй аласыз. Эгер сиз P-Tile иштеп чыгуу такталарынын бирин тандасаңыз, анда ал тактадагы аппарат, эгерде түзмөктөр башка болсо, Intel Quartus Prime долбоорунда мурда тандалган түзмөктүн үстүнөн жазат. Чакыруу сизден мурунку сиздин каталогду көрсөтүүнү сурагандаample дизайн, сиз демейки каталогду кабыл ала аласыз, ./intel_pcie_ptile_ast_0_example_design, же башка каталогду тандаңыз.
    12-сүрөт. Example Designs Tab
    intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 12
  13. Finish дегенди басыңыз. Сиз .ip сактай аласыз file талап кылынганда, бирок ал экс колдоно билүү талап кылынбайтample дизайн.
  14. Эксти ачыңызample дизайн долбоору.
  15. Эксти түзүңүзample дизайн долбоору .sof түзүү file толук экс үчүнample дизайн. Бул file аппараттык текшерүүнү жүргүзүү үчүн тактага жүктөөңүз.
  16. Мурункуңду жапample дизайн долбоору.
    Intel Quartus Prime долбоорунда PCIe пин бөлүштүрүүнү өзгөртө албасыңызды эске алыңыз. Бирок, PCB маршрутун жеңилдетүү үчүн, сиз алдын ала колдонсоңуз болотtagБул IP тарабынан колдоого алынган тилкенин тескери жана полярдуулуктун инверсиясынын өзгөчөлүктөрү.

2.3. Дизайнды имитациялоо Example
Модельдештирүү төмөнкү сүрөттө көрсөтүлгөндөй PCIe (DUT) үчүн P-тайл Avalon Streaming IP колдонуу үчүн Root Port Bus Functional Model (BFM) колдонууну камтыйт.
фигура.
13-сүрөт. PIO Design Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 13

Testbench жана андагы модулдар жөнүндө көбүрөөк маалымат алуу үчүн, 15-беттеги Testbench караңыз.
Төмөнкү агым диаграммасы эски дизайнды окшоштуруунун кадамдарын көрсөтөтampле:
14-сүрөт. Процедура

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 14

  1.  Testbench симуляция каталогуна өзгөртүү, / pcie_ed_tb/pcie_ed_tb/sim/ /симулятор.
  2. Сиз тандаган симулятор үчүн симуляция сценарийин иштетиңиз. Төмөнкү таблицага кайрылыңыз.
  3. Натыйжаларды талдоо.

Эскертүү: P-Tile параллелдүү PIPE симуляцияларын колдобойт.
Таблица 1. Симуляцияны иштетүү үчүн кадамдар

Симулятор Иш каталогу Instructions
ModelSim* SE, Siemens* EDA QuestaSim*- Intel FPGA Edition <example_design>/pcie_ed_tb/ pcie_ed_tb/sim/mentor/ 1. Vsimди чакырыңыз (vsim деп терүү менен, анда төмөнкү буйруктарды аткара турган консол терезеси пайда болот).
2. msim_setup.tcl жасаңыз
Эскертүү: Же болбосо, 1 жана 2-кадамдарды аткаруунун ордуна, төмөнкүнү терсеңиз болот: vsim -c -do msim_setup.tcl.
3. ld_debug
4. чуркоо -баары
5. Ийгиликтүү симуляция төмөнкү билдирүү менен аяктайт: "Симуляция ийгиликтүү аяктагандыктан токтотулду!"
VCS* <example_design>/pcie_ed_tb/ pcie_ed_tb/sim/synopsys/vcs 1. sh vcs_setup.sh деп териңиз USER_DEFINED_COMPILE_OPTIONS=”” USER_DEFINED_ELAB_OPTIONS=”-xlrm\ uniq_prior_final” USER_DEFINED_SIM_OPTIONS=””
уланды…
Симулятор Иш каталогу Instructions
    Эскертүү: Жогорудагы буйрук бир саптан турган буйрук.
2. Ийгиликтүү симуляция төмөнкү билдирүү менен аяктайт: "Симуляция ийгиликтүү аяктагандыктан токтотулду!"
Эскертүү: Интерактивдүү режимде симуляцияны иштетүү үчүн, төмөнкү кадамдарды колдонуңуз: (эгерде сиз интерактивдүү эмес режимде simv аткарылуучу файлды мурунтан эле жараткан болсоңуз, simv жана simv.diadirди жок кылыңыз)
1. vcs_setup.sh файлын ачыңыз file жана VCS буйругуна мүчүлүштүктөрдү оңдоо опциясын кошуңуз: vcs -debug_access+r
2. Дизайнды түзүңүзample: sh vcs_setup.sh USER_DEFINED_ELAB_OPTIONS=”- xlrm\ uniq_prior_final” SKIP_SIM=1
3. Интерактивдүү режимде симуляцияны баштаңыз:
simv -gui &

Бул testbench Gen4 x16 вариантына чейин окшоштурат.
Каталар болбосо, симуляция "Ийгиликтүү аяктагандыктан симуляция токтотулду" деп билдирет.
2.3.1. Сыноочу стол
Testbench конфигурацияны жана эстутум транзакцияларын баштоо үчүн altpcietb_bfm_rp_gen4_x16.sv сыноочу драйвер модулун колдонот. Ишке киргенде, сыноо драйверинин модулу Root Port жана Endpoint Configuration Space регистрлериндеги маалыматты көрсөтөт, ошону менен сиз Параметрлер редактору аркылуу көрсөткөн параметрлерге корреляция жасай аласыз.
мурдагыample дизайн жана testbench сиз PCIe үчүн P-Tile IP үчүн тандаган конфигурациянын негизинде динамикалык түрдө түзүлөт. Testbench сиз Intel Quartus Prime ичиндеги Параметр редакторунда көрсөткөн параметрлерди колдонот. Бул testbench сериялык PCI Express интерфейсин колдонуу менен ×16 PCI Express шилтемесин симуляциялайт. Testbench дизайны бир эле учурда бирден ашык PCI Express шилтемесин симуляциялоого мүмкүндүк берет. Төмөнкү көрсөткүч жогорку деңгээлди көрсөтөт view PIO дизайнынын эксample.
15-сүрөт. PIO Design Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 15

Testbenchтин жогорку деңгээли төмөнкү негизги модулдарды жаратат:

  • altpcietb_bfm_rp_gen4x16.sv —Бул PCIe BFM тамыр порту.
    //Каталог жолу
    /intel_pcie_ptile_ast_0_example_design/pcie_ed_tb/ip/
    pcie_ed_tb/dut_pcie_tb_ip/intel_pcie_ptile_tbed_ /sim
  • pcie_ed_dut.ip: Бул сиз белгилеген параметрлери бар Endpoint дизайны.
    //Каталог жолу
    /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
  • pcie_ed_pio0.ip: Бул модуль PIO дизайны үчүн транзакциялардын максаты жана демилгечиси болуп саналат.ample.
    //Каталог жолу
    /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
  • pcie_ed_sriov0.ip: Бул модул SR-IOV дизайны үчүн транзакциялардын максаты жана демилгечиси болуп саналат.ample.
    //Каталог жолу
    /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed

16-сүрөт. SR-IOV Design Example Simulation Testbench

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 16

Мындан тышкары, тестирлөөдө төмөнкү милдеттерди аткарган иш тартиби бар:

  • Керектүү жыштыктагы Endpoint үчүн маалымдама саатын жаратат.
  • Ишке киргизүүдө PCI Express баштапкы абалга келтирүүнү камсыз кылат.

Root Port BFM жөнүндө көбүрөөк маалымат алуу үчүн, Intel FPGA P-Tile Avalon агымдык IP үчүн PCI Express Колдонуучу колдонмосунун TestBench бөлүмүн караңыз.
Тиешелүү маалымат
PCI Express Колдонуучу колдонмосу үчүн Intel FPGA P-Tile Avalon агымдык IP
2.3.1.1. Сыноочу драйвер модулу
Сыноочу драйвер модулу, intel_pcie_ptile_tbed_hwtcl.v, жогорку деңгээлдеги BFM,altpcietb_bfm_top_rp.v түзүшөт.
Жогорку деңгээлдеги BFM төмөнкү милдеттерди аткарат:

  1. Айдоочуну жана мониторду ишке киргизет.
  2. Root Port BFMди ишке киргизет.
  3. Сериялык интерфейсти ишке киргизет.

Конфигурациялоо модулу, altpcietb_g3bfm_configure.v, төмөнкү тапшырмаларды аткарат:

  1. БАРларды конфигурациялайт жана дайындайт.
  2. Тамыр портун жана акыркы чекитти конфигурациялайт.
  3. Комплекстүү Конфигурация мейкиндигин, BAR, MSI, MSI-X жана AER жөндөөлөрүн көрсөтөт.

2.3.1.2. PIO Design Example Testbench

Төмөнкү сүрөттө PIO дизайн эксample симуляциялык дизайн иерархиясы. PIO дизайны үчүн тесттер эксample коюлган apps_type_hwtcl параметри менен аныкталат
3. Бул параметрдин мааниси астында аткарылуучу сыноолор ebfm_cfg_rp_ep_rootport, find_mem_bar жана downstream_loop ичинде аныкталган.
Сүрөт 17. PIO Design Example Simulation Дизайн иерархиясы

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 17

Testbench шилтемени окутуу менен башталат жана андан кийин санап чыгуу үчүн IP конфигурация мейкиндигине кире алат. downstream_loop деп аталган тапшырма (Тамыр портунда аныкталган
PCIe BFM altpcietb_bfm_rp_gen4_x16.sv) андан кийин PCIe шилтеме сынагын аткарат. Бул тест төмөнкү кадамдардан турат:

  1. Акыркы чекиттин артындагы чиптик эстутумга бир эки сөздү жазуу үчүн эстутумга жазуу буйругун бериңиз.
  2. Чиптеги эс тутумдан маалыматтарды кайра окуу үчүн эстутумду окуу буйругун бериңиз.
  3. Окулган маалыматтарды жазуу маалыматтары менен салыштырыңыз. Эгерде алар дал келсе, тест муну Pass катары эсептейт.
  4. 1, 2 жана 3-кадамдарды 10 кайталоо үчүн кайталаңыз.

Биринчи эстутум жазуу 219 бизге айланат. Андан кийин PCIe үчүн P-tile Hard IP'дин Avalon-ST RX интерфейсинде эс тутум окулат. Аяктоо TLP Avalon-ST TX интерфейсинде эстутумду окуу сурамынан көп өтпөй пайда болот.
2.3.1.3. SR-IOV Design Example Testbench
Төмөндөгү сүрөттө SR-IOV дизайн эксample симуляциялык дизайн иерархиясы. SR-IOV дизайны үчүн сыноолор эксample sriov_test деп аталган тапшырма менен аткарылат,
бул altpcietb_bfm_cfbp.sv ичинде аныкталган.
18-сүрөт. SR-IOV Design Example Simulation Дизайн иерархиясы

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 18

SR-IOV testbench бир PF үчүн экиге чейин физикалык функцияларды (PFs) жана 32 виртуалдык функцияны (VFs) колдойт.
Testbench шилтемени окутуу менен башталат жана андан кийин санап чыгуу үчүн IP конфигурация мейкиндигине кире алат. Андан кийин, ал төмөнкү кадамдарды аткарат:

  1. Салыштыруу үчүн ошол эле маалыматтарды кайра окуу үчүн эстутумга жазуу өтүнүчүн PFга жөнөтүңүз, андан кийин эстутумду окуу сурамын жөнөтүңүз. Окулган маалыматтар жазуу маалыматтарына дал келсе, анда ал
    өтүү. Бул тест my_test деп аталган тапшырма менен аткарылат (altpcietb_bfm_cfbp.v ичинде аныкталган). Бул сыноо ар бир PF үчүн эки жолу кайталанат.
  2. Эстутумга жазуу өтүнүчүн VFге жөнөтүңүз, андан кийин ошол эле маалыматтарды салыштыруу үчүн кайра окуу үчүн эстутумду окуу өтүнүчүн жөнөтүңүз. Окулган маалыматтар жазуу маалыматтарына дал келсе, анда ал
    өтүү. Бул тест cfbp_target_test деп аталган тапшырма менен аткарылат (altpcietb_bfm_cfbp.v ичинде аныкталган). Бул сыноо ар бир VF үчүн кайталанат.

Биринчи эстутум жазуу 263-жылы ишке ашат. Андан кийин PCIe үчүн P-tile Hard IP'дин PF0 Avalon-ST RX интерфейсинде эс тутум окулат. Аяктоо TLP Avalon-ST TX интерфейсинде эстутумду окуу сурамынан көп өтпөй пайда болот.
2.4. Дизайнды түзүү Example

  1. багыттоо /intel_pcie_ptile_ast_0_example_design/ жана pcie_ed.qpf ачыңыз.
  2. Эгерде сиз төмөнкү эки иштеп чыгуу комплектинин бирин тандасаңыз, VID менен байланышкан орнотуулар .qsf file түзүлгөн дизайндын эксample, жана аларды кол менен кошуу талап кылынбайт. Бул орнотуулар тактайга тиешелүү экенин эске алыңыз.
    • Intel Stratix 10 DX P-Tile ES1 FPGA иштеп чыгуу комплекти
    • Intel Stratix 10 DX P-Tile Production FPGA иштеп чыгуу комплекти
    • Intel Agilex F-Series P-Tile ES0 FPGA иштеп чыгуу комплекти
  3. Иштетүү менюсунда Компиляцияны баштоону тандаңыз.

2.5. Linux ядросунун драйверин орнотуу

Дизайнды сынай электеample аппараттык камсыздоо, сиз Linux ядросун орнотуу керек
айдоочу. Бул драйверди төмөнкү сыноолорду аткаруу үчүн колдоно аласыз:
• 100 жазууну жана окууну аткарган PCIe шилтеме тести
• Эс тутум мейкиндиги DWORD
окуйт жана жазат
• Конфигурация мейкиндиги DWORD окуйт жана жазат
(1)
Мындан тышкары, сиз төмөнкү параметрлердин маанисин өзгөртүү үчүн драйверди колдоно аласыз:
• БАР колдонулууда
• Тандалган түзмөк (шинанын, аппараттын жана функциянын (BDF) номерлерин көрсөтүү менен
аппарат)
Ядро драйверин орнотуу үчүн төмөнкү кадамдарды аткарыңыз:

  1. Мурунку ./software/kernel/linux дарегине өтүңүзample дизайн түзүү каталогу.
  2. Орнотуу, жүктөө жана түшүрүү боюнча уруксаттарды өзгөртүңүз files:
    $ chmod 777 орнотуу жүктү түшүрүү
  3. Драйверди орнотуу:
    $ sudo ./install
  4. Драйверди орнотууну текшериңиз:
    $ lsmod | grep intel_fpga_pcie_drv
    Күтүлгөн натыйжа:
    intel_fpga_pcie_drv 17792 0
  5. Linux PCIe дизайнын тааныгандыгын текшериңизampле:
    $ lspci -d 1172:000 -v | grep intel_fpga_pcie_drv
    Эскертүү: Эгерде сиз Сатуучу ID'син өзгөрткөн болсоңуз, Intel'дин ордуна жаңы Сатуучу ID коюңуз
    Бул буйрукта сатуучу ID.
    Күтүлгөн натыйжа:
    Колдонулуп жаткан ядро ​​драйвери: intel_fpga_pcie_drv

2.6. Дизайнды иштетүү Example
Бул жерде сиз P-Tile Avalon-ST PCIe дизайнында аткара турган сыноо операциялары болуп саналатamples:

  1. Бул колдонуучу көрсөтмөсүндө сөз, DWORD жана QWORD терминдери PCI Express базалык спецификациясында кандай мааниге ээ болсо, ошол эле мааниге ээ. Сөз 16 бит, DWORD 32 бит жана QWORD 64 бит.

Таблица 2. P-Tile Avalon-ST PCIe Дизайн тарабынан колдоого алынган сыноо операцияларыamples

 Операциялар  Керектүү BAR P-Tile Avalon-ST PCIe Design Ex тарабынан колдоого алынганample
0: шилтеме тест - 100 жазуу жана окуу 0 Ооба
1: Эстутум мейкиндигин жазыңыз 0 Ооба
2: Эстутум мейкиндигин окуу 0 Ооба
3: Конфигурация мейкиндигин жазыңыз Жок Ооба
4: Конфигурация мейкиндигин окуу Жок Ооба
5: BARды өзгөртүү Жок Ооба
6: Түзмөктү өзгөртүү Жок Ооба
7: SR-IOV иштетүү Жок Ооба (*)
8: Учурдагы түзмөккө тиешелүү ар бир иштетилген виртуалдык функция үчүн шилтеме сынагын жасаңыз  Жок  Ооба (*)
9: DMA аткарыңыз Жок Жок
10: Программадан чыгуу Жок Ооба

Эскертүү: (*) Бул сыноо операциялары SR-IOV дизайны эксampле тандалды.
2.6.1. PIO дизайнын иштетүү Example

  1. ./software/user/ex дегенге өтүңүзample дизайн боюнча эксample каталогу.
  2. Дизайнды түзүңүзampарыз:
    $ жасоо
  3. Сыноону жүргүзүү:
    $ sudo ./intel_fpga_pcie_link_test
    Сиз Intel FPGA IP PCIe шилтеме сынагын кол менен же автоматтык режимде иштете аласыз. Төмөнкүдөн тандаңыз:
    • Автоматтык режимде тиркеме автоматтык түрдө аппаратты тандайт. Сыноо Сатуучу ID менен дал келүү менен эң төмөнкү BDF менен Intel PCIe түзмөгүн тандайт.
    Сыноо ошондой эле эң төмөнкү жеткиликтүү BARды тандайт.
    • Кол режиминде тест сизден автобусту, түзмөктү жана функциянын номерин жана BARды сурайт.
    Intel Stratix 10 DX же Intel Agilex Development Kit үчүн сиз аныктай аласыз
    BDF төмөнкү буйрукту терүү менен:
    $ lspci -d 1172:
    4. Мына сampавтоматтык жана кол режимдери үчүн ле стенограммалары:
    Автоматтык режим:

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 19intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 20

Кол режими:

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 21

Тиешелүү маалымат
PCIe Link Inspector Overview
Физикалык, маалымат шилтемеси жана транзакция катмарларындагы шилтемени көзөмөлдөө үчүн PCIe Link инспекторун колдонуңуз.
2.6.2. SR-IOV дизайнын иштетүү Example

Бул жерде SR-IOV дизайнын сыноо үчүн кадамдар барampаппараттык камсыздоо боюнча:

  1. sudo иштетүү менен Intel FPGA IP PCIe шилтеме сынагын иштетиңиз./
    intel_fpga_pcie_link_test буйругун жана андан кийин 1-параметрди тандаңыз:
    Түзмөктү кол менен тандаңыз.
  2. Виртуалдык функциялар бөлүнгөн физикалык функциянын BDF'ин киргизиңиз.
  3. Сыноо менюсуна өтүү үчүн BAR “0” киргизиңиз.
  4. Учурдагы түзмөк үчүн SR-IOV иштетүү үчүн 7-параметрди киргизиңиз.
  5. Учурдагы түзмөк үчүн иштетиле турган виртуалдык функциялардын санын киргизиңиз.
    intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 22
  6. Физикалык функция үчүн бөлүнгөн ар бир иштетилген виртуалдык функция үчүн шилтеме сынагын аткаруу үчүн 8-параметрди киргизиңиз. Шилтеме тестирлөө тиркемеси ар бири бир эки сөз менен 100 эстутумга жазып, андан кийин текшерүү үчүн маалыматтарды кайра окуйт. Тиркеме тесттин аягында шилтеме сынагынан өтпөй калган виртуалдык функциялардын санын басып чыгарат.
    intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 237. Жаңы терминалда lspci –d 1172: |ти иштетиңиз grep -c "Altera" буйругу PF жана VF саноо текшерүү үчүн. Күтүлгөн натыйжа физикалык функциялардын жана виртуалдык функциялардын санынын суммасы болуп саналат.

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - 24

PCI Express Дизайн үчүн P-тайл Avalon Streaming IP

Example User Guide Archives

Intel Quartus Prime Version Колдонуучунун колдонмосу
21.2 PCI Express Design Ex үчүн P-тайл Avalon Streaming IPample User Guide
20.3 PCI Express Design Ex үчүн P-тайл Avalon Streaming IPample User Guide
20.2 PCI Express Design Ex үчүн P-тайл Avalon Streaming IPample User Guide
20.1 PCI Express Design Ex үчүн P-тайл Avalon Streaming IPample User Guide
19.4 PCI Express Design Ex үчүн P-тайл Avalon Streaming IPample User Guide
19.1.1 PCI Express Design Ex үчүн P-тайл Avalon Streaming IPample User Guide

Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга ылайык аткарууга кепилдик берет, бирок эскертүүсүз каалаган убакта каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка ишенүүдөн мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат. *Башка ысымдар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.
ISO
9001:2015
Катталган

Intel P-Tile Avalon үчүн документти кайра карап чыгуу тарыхы

PCIe Design Ex үчүн Катуу IP агымыample User Guide

Документтин версиясы Intel Quartus Prime Version IP Version Өзгөрүүлөр
2021.10.04 21.3 6.0.0 SR-IOV дизайны үчүн колдоого алынган конфигурациялар өзгөрдүample Gen3 x16 EP жана Gen4 x16 EPден Gen3 x8 EP жана Gen4 x8 EPге чейин бир тамыр I/O Виртуалдаштыруу (SR-IOV) Дизайн Эксample бөлүм.
Дизайнды түзүү үчүн Intel Stratix 10 DX P-плитка өндүрүүчү FPGA өнүктүрүү комплектине колдоо кошулду.ample бөлүм.
2021.07.01 21.2 5.0.0 PIO жана SR-IOV дизайны үчүн моделдөө толкун формалары алынып салындыampДизайнды симуляциялоо бөлүмүндөгү les Example.
Бөлүмдө BDF көрсөтүү буйругу жаңырды
PIO дизайнын иштетүү Example.
2020.10.05 20.3 3.1.0 Avalon Streaming дизайнынан бери Регистрлер бөлүмү алынып салындыamples башкаруу реестри жок.
2020.07.10 20.2 3.0.0 Кошулган симуляция толкун формалары, тесттик иштин сыпаттамалары жана долбоорлоо үчүн тесттин жыйынтыгынын сүрөттөмөлөрүamples.
ModelSim симулятору үчүн моделдөө нускамалары Дизайнды имитациялоо Example бөлүм.
2020.05.07 20.1 2.0.0 Документтин аталышы Intel FPGA P-Tile Avalon агымдык IP үчүн PCI Express Design Ex үчүн жаңыртылдыample Колдонуучунун колдонмосу жаңы мыйзамдуу ат коюу көрсөтмөлөрүнө жооп берет.
VCS интерактивдүү режимди симуляциялоо буйругу жаңырды.
2019.12.16 19.4 1.1.0 Кошулган SR-IOV дизайны мурункуample Description.
2019.11.13 19.3 1.0.0 Колдоого алынган конфигурациялардын тизмесине Gen4 x8 Endpoint жана Gen3 x8 Endpoint кошулду.
2019.05.03 19.1.1 1.0.0 Алгачкы чыгаруу.

Intel корпорациясы. Бардык укуктар корголгон. Intel, Intel логотиби жана башка Intel белгилери Intel корпорациясынын же анын туунду компанияларынын соода белгилери болуп саналат. Intel өзүнүн FPGA жана жарым өткөргүч өнүмдөрүн Intelдин стандарттык гарантиясына ылайык учурдагы спецификацияларга ылайык аткарууга кепилдик берет, бирок эскертүүсүз каалаган убакта каалаган өнүмгө жана кызматтарга өзгөртүү киргизүү укугун өзүнө калтырат. Intel бул жерде сүрөттөлгөн кандайдыр бир маалыматты, продуктуну же кызматты колдонуудан же колдонуудан келип чыккан эч кандай жоопкерчиликти же жоопкерчиликти өзүнө албайт, Intel тарабынан жазуу жүзүндө ачык макулдашылгандан башка учурларда. Intel кардарларына жарыяланган маалыматка ишенүүдөн мурун жана өнүмдөр же кызматтарга буйрутма берүүдөн мурун түзмөктүн спецификацияларынын акыркы версиясын алуу сунушталат. *Башка ысымдар жана бренддер башкалардын менчиги катары талап кылынышы мүмкүн.
ISO
9001:2015
Катталган

intel логотибиСИМВОЛ Online котормосу
intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example - icon Пикир жөнөтүү
ID: 683038
УГ-20234
Версия: 2021.10.04

Документтер / Ресурстар

intel FPGA P-Tile Avalon Streaming IP for PCI Express Design Example [pdf] Колдонуучунун колдонмосу
FPGA P-Tile, Avalon Streaming IP for PCI Express Design Example, FPGA P-Tile Avalon Streaming IP for PCI Express Design Example, FPGA P-Tile Avalon Streaming IP

Шилтемелер

Окшош билдирүүлөр

Комментарий калтырыңыз

Сиздин электрондук почта дарегиңиз жарыяланбайт. Талап кылынган талаалар белгиленген *