VHDL VITAL™
Simulation Guide
Introduction
Бул VHDL Vital Simulation Guide Microsemi SoC түзмөктөрүнүн дизайнын имитациялоо үчүн ModelSimди колдонуу жөнүндө маалыматты камтыйт. SoC программасын колдонуу жөнүндө кошумча маалымат алуу үчүн онлайн жардамды караңыз.
Симуляцияны аткаруу тууралуу маалымат алуу үчүн симуляторуңузга кошулган документтерди караңыз.
Документтик божомолдор
Бул документ төмөнкүлөрдү болжолдойт:
- Сиз Libero SoC программасын орноттуңуз. Бул документ Libero SoC программасы v10.0 жана андан жогору үчүн. Программанын мурунку версиялары үчүн караңыз Legacy VHDL Vital Simulation Guide.
- VHDL VITAL симуляторуңузду орноттуңуз.
- Сиз UNIX жумушчу станциялары жана операциялык системалары же компьютерлер жана Windows операциялык чөйрөлөрү менен таанышсыз.
- Сиз FPGA архитектурасы жана FPGA дизайн программасы менен таанышсыз.
Документтик конвенциялар
Бул документ төмөнкү өзгөрмөлөрдү колдонот:
- FPGA үй-бүлөлүк китепканалары катары көрсөтүлгөн . Керектүү FPGA үй-бүлөлүк өзгөрмөсүн керектүү учурда түзмөк үй-бүлөсү менен алмаштырыңыз. Мисалы үчүнample: vcom -жумуш .vhd
- Компиляцияланган VHDL китепканалары катары көрсөтүлгөн . алмаштыруу керектүү VHDL үй-бүлөлүк өзгөрмө үчүн. VHDL тили китепкана аттары альфа символу менен башталышын талап кылат.
Онлайн жардам
Microsemi SoC программасы онлайн жардам менен келет. Ар бир программалык куралга тиешелүү онлайн жардам Жардам менюсунда жеткиликтүү.
Жайгашуу
Бул бөлүм Microsemi SoC конструкцияларын имитациялоо үчүн ModelSim симуляторун орнотуу боюнча маалыматты камтыйт.
Бул бөлүмдө программалык камсыздоо талаптары, Microsemi SoC FPGA китепканаларын кантип компиляциялоону сүрөттөгөн кадамдар жана сиз колдонгон симуляция куралы үчүн башка орнотуу маалыматы камтылган.
Программалык камсыздоо талаптары
Бул колдонмодогу маалымат Microsemi Libero SoC Software v10.0 жана андан жогору жана IEEE1076га туура келген VHDL симуляторлоруна тиешелүү.
Кошумча, бул колдонмо ModelSim симуляторлорун колдонуу жөнүндө маалыматты камтыйт.
Бул релиз кайсы версияларды колдой тургандыгы жөнүндө конкреттүү маалымат алуу үчүн Microsemiдеги техникалык колдоо системасына өтүңүз web сайт (http://www.actel.com/custsup/search.html) жана үчүнчү тараптын ачкыч сөзүн издеңиз.
ModelSim
Орнотуу жолу ар бир колдонуучу жана ар бир орнотуу үчүн ар кандай болгондуктан, бул документ программа орнотулган жерди көрсөтүү үчүн $ALSDIR колдонот. Эгер сиз Unix колдонуучусу болсоңуз, жөн гана ALSDIR деп аталган чөйрө өзгөрмөсүн түзүп, анын маанисин орнотуу жолуна коюңуз. Эгер сиз Windows колдонуучусу болсоңуз, $ALSDIRди буйруктардагы орнотуу жолу менен алмаштырыңыз.
ModelSim симуляторлору үчүн китепканаларды компиляциялоо үчүн төмөнкү процедураны колдонуңуз. UNIX буйругуна UNIX буйруктарын териңиз. ModelSim Transcript терезесинин буйрук сабында Windows буйруктарын териңиз.
Төмөнкү буйруктар Windows үчүн. Буйруктарды UNIX үчүн иштетүү үчүн, арткы сызыктардын ордуна алдыга сызыктарды колдонуңуз.
Бул процедура $ALSDIR\lib\vtl\95\mti каталогунда Microsemi VITAL китепканасын түзөт. VITAL китепканалары туура иштеши үчүн FPGA китепкана моделдерин түзүшүңүз керек.
Эскертүү: $ALSDIR\lib\vtl\95 каталогунда мурунтан эле MTI каталогу бар болсо, компиляцияланган китепканалар болушу мүмкүн жана сизге төмөнкү процедураны аткаруунун кереги жок болушу мүмкүн.
- $ALSDIR\lib\vtl\95 каталогунда mti деп аталган китепкана түзүңүз.
- ModelSim симуляторун чакырыңыз (Windows гана).
- $ALSDIR\lib\vtl\95\mti каталогуна өзгөртүү. Каалоодо төмөнкү буйрукту киргизиңиз: cd $ALSDIR\lib\vtl\95\mti
- түзүү а үй-бүлөлүк китепкана. Каалоодо төмөнкү буйрукту киргизиңиз: vlib
- VITAL китепканасын картага түшүрүңүз каталог. Каалоодо төмөнкү буйрукту киргизиңиз: vmap $ALSDIR\lib\vtl\95\mti\
- VITAL китепканаларыңызды түзүңүз.
vcom - иш ../ .vhd
Мисалы үчүнample, симуляторуңуз үчүн 40MX китепканасын түзүү үчүн төмөнкү буйрукту териңиз: vcom -work a40mx ../40mx.vhd - (Милдеттүү эмес) Миграция китепканасын түзүңүз. Бул кадамды көчүрүү китепканасын колдонуу керек болгондо гана аткарыңыз. Каалоодо төмөнкү буйрукту териңиз: vcom -work ../ _mig.vhd
Дизайн агымы
Бул бөлүм VHDL VITAL ылайыктуу симуляция куралы менен дизайнды имитациялоо үчүн дизайн агымын сүрөттөйт.
VHDL VITAL Дизайн агымы
VHDL VITAL дизайн агымы төрт негизги кадамдарды камтыйт:
- Дизайн түзүү
- Дизайнды ишке ашыруу
- Программалоо
- Системаны текшерүү
Кийинки бөлүмдөр бул кадамдарды деталдаштырат.
Дизайн түзүү
Дизайнды түзүү/текшерүү учурунда дизайн RTL деңгээлиндеги (турумдук) VHDL булагында тартылат. file.
Дизайнды тартып алгандан кийин, сиз VHDLдин жүрүм-турум симуляциясын аткара аласыз file VHDL коду туура экенин текшерүү үчүн. Андан кийин код дарбаза деңгээлиндеги (структуралык) VHDL нетлистке синтезделет. Синтезден кийин, сиз дизайндын планга чейинки структуралык симуляциясын аткара аласыз. Акыр-аягы, Libero SoCде колдонуу үчүн EDIF нетлистери түзүлөт жана VHDL VITAL ылайыктуу симулятордо убакытты симуляциялоо үчүн VHDL түзүмдүк жайгаштырылгандан кийинки нетлистери түзүлөт.
VHDL булагы
Текст редактору же контекстти сезгич HDL редактору аркылуу VHDL дизайн булагын киргизиңиз. Сиздин VHDL дизайн булагыңыз RTL деңгээлиндеги конструкцияларды, ошондой эле Libero SoC өзөктөрү сыяктуу структуралык элементтердин инстанцияларын камтышы мүмкүн.
Behavior Simulation
Синтезден мурун дизайныңыздын жүрүм-турумдук симуляциясын жасаңыз. Жүрүш-туруш симуляциясы VHDL кодуңуздун иштешин текшерет. Эреже катары, симуляцияны айдоо үчүн нөлдүк кечигүүлөрдү жана стандарттуу VHDL сыноо стенди колдоносуз. Функционалдык симуляцияны аткаруу жөнүндө маалымат алуу үчүн симуляция куралыңызга кошулган документтерди караңыз.
Синтез
Сиздин жүрүм-турумдук VHDL дизайн булагын жараткандан кийин, аны синтездөө керек. Синтез жүрүм-турумдук VHDLди өзгөртөт file дарбаза деңгээлиндеги нетлистерге жана максаттуу технология үчүн дизайнды оптималдаштырат. Синтездөө куралыңызга кошулган документтер дизайн синтезин аткаруу жөнүндө маалыматты камтыйт.
EDIF Netlist Generation
Дизайныңызды түзүп, синтездеп жана текшергенден кийин, программалык камсыздоо Libero SoCде орун жана маршрут үчүн EDIF нетлистин түзөт.
Бул EDIF таза тизмеси структуралык симуляцияда колдонуу үчүн түзүмдүк VHDL netlist түзүү үчүн да колдонулат.
Структуралык VHDL Netlist Generation
Libero SoC синтезден кийинки алдын ала түзүмдүк симуляцияда колдонуу үчүн сиздин EDIF нетлисиңизден дарбаза деңгээлиндеги VHDL нетлисти жаратат.
The file симуляцияны кол менен аткаргыңыз келсе, /synthesis каталогунда жеткиликтүү.
Структуралык симуляция
жайгаштыруу-жана-маршруттук алдында структуралык моделдөө жүргүзүү. Структуралык симуляция сиздин синтезден кийинки макетке чейинки структуралык VHDL нетлисиңиздин функционалдуулугун текшерет. Түзүлгөн Libero SoC VITAL китепканаларына киргизилген бирдиктин кечигүүлөрү колдонулат. Структуралык симуляцияны аткаруу жөнүндө маалымат алуу үчүн симуляция куралыңызга кошулган документтерди караңыз.
Дизайнды ишке ашыруу
Дизайнды ишке ашыруу учурунда сиз Libero SoC аркылуу дизайнды жайгаштырасыз жана багыттайсыз. Мындан тышкары, сиз убакыт талдоо жүргүзө аласыз. Орун-жана маршруттан кийин, VHDL VITAL ылайыктуу симулятор менен пост макетинин (убакыт) симуляциясын аткарыңыз.
Программалоо
Аппаратты Microsemi SoC же колдоого алынган үчүнчү тараптын программалоо тутумунун программалык камсыздоосу жана жабдыктары менен программалаңыз. Microsemi SoC түзмөгүн программалоо жөнүндө маалымат алуу үчүн программисттин онлайн жардамына кайрылыңыз.
Системаны текшерүү
Сиз Silicon Explorer диагностикалык куралын колдонуу менен программаланган түзмөктө системаны текшерүүнү жүргүзө аласыз.
Silicon Explorerди колдонуу жөнүндө маалымат алуу үчүн Silicon Explorer Quick Start программасын караңыз.
Нетлисттерди түзүү
Бул бөлүм EDIF жана түзүмдүк VHDL нетlists түзүү процедураларын сүрөттөйт.
EDIF Netlist түзүү
Схемаңызды тартып алгандан же дизайныңызды синтездегенден кийин, схемалык тартуу же синтез куралыңыздан EDIF нетлистин түзүңүз. Орун жана маршрут үчүн EDIF тармагын колдонуңуз. EDIF таза тизмесин түзүү жөнүндө маалымат алуу үчүн схемалык тартуу же синтез куралы менен камтылган документтерди караңыз.
Структуралык VHDL Netlist түзүү
Структуралык VHDL тор тизмеси files Libero SoC долбоорунун бир бөлүгү катары автоматтык түрдө түзүлөт.
Сиз VHDL тармак тизмесин таба аласыз files Libero проектиңиздин / синтез каталогунда. Мисалы үчүнample, эгерде сиздин долбоордун каталогу project1 деп аталса, анда сиздин нетлисиңиз fileлар /проект1/синтезде.
Кээ бир үй-бүлөлөр буларды экспорттоого мүмкүнчүлүк берет fileсырткы куралдарда колдонуу үчүн кол менен. Эгер сиздин түзмөгүңүз бул функцияны колдосо, сиз netlist экспорттой аласыз files Куралдар > Экспорт > Нетлисттен.
ModelSim менен симуляция
Бул бөлүм ModelSim симуляторун колдонуу менен жүрүм-турумду, структуралык жана убакытты симуляциялоо кадамдарын сүрөттөйт.
Көрсөтүлгөн процедуралар PC үчүн. Ошол эле орнотуу процедуралары UNIX үчүн окшош иштейт. Арткы сызыктардын ордуна алдыга сызыктарды колдонуңуз. PC үчүн, MTI терезесине буйруктарды териңиз. UNIX үчүн UNIX терезесине буйруктарды териңиз.
Behavior Simulation
Дизайндын жүрүм-турумун моделдөө үчүн төмөнкү процедураны колдонуңуз. Документке кайрылыңыз
жүрүм-турумдун симуляциясын аткаруу жөнүндө кошумча маалымат алуу үчүн симуляция куралыңыз менен камтылган.
- ModelSim симуляторуңузду чакырыңыз. (ЖК гана)
- Каталогду долбоордун каталогуна өзгөртүңүз. Бул каталог VHDL дизайныңызды камтышы керек files жана testbench. Түрү: CD
- Китепканага карта. Эгер VHDL булагыңызда кандайдыр бир өзөктөр түзүлсө, аларды компиляцияланган VITAL китепканасына картага түшүрүү үчүн төмөнкү буйрукту териңиз: vmap $ALSDIR\lib\vtl\95\mti\
VHDL дизайныңыздагы үй-бүлөлүк китепканага шилтеме берүү fileс, VHDL дизайныңызга төмөнкү саптарды кошуңуз fileс: китепкана ; колдонуу .components.all; - "Жумуш" каталогун түзүңүз. Түрү: vlib иш
- "Жумуш" каталогуна карта. Төмөнкү буйрукту териңиз: vmap work .\work
- Дизайныңыздын жүрүм-турум моделин аткарыңыз. VSystem же ModelSim симуляторуңуздун жардамы менен жүрүм-турумдун симуляциясын аткаруу үчүн, VHDL дизайныңызды жана тесттик столуңузду түзүңүз fileс жана симуляцияны иштетиңиз. Иерархиялык конструкциялар үчүн жогорку деңгээлдеги дизайн блокторунан мурун төмөнкү деңгээлдеги дизайн блокторун түзүңүз.
Төмөнкү буйруктар VHDL дизайнын жана testbenchди кантип компиляциялоону көрсөтөт files:
vcom -93 .vhd
vcom -93 .vhd
Дизайнды имитациялоо үчүн, териңиз:
vsim
Мисалы үчүнampле:
vsim test_adder_behave
Testbench'де test_adder_behave деп аталган конфигурацияда көрсөтүлгөн объект-архитектура жуптары симуляцияланат. Эгер дизайныңызда PLL өзөгү бар болсо, 1ps резолюциясын колдонуңуз:
vsim -t ps
Мисалы үчүнampле:
vsim -t ps test_adder_behave
Структуралык симуляция
Структуралык симуляцияны аткаруу үчүн төмөнкү процедураны колдонуңуз.
- Структуралык VHDL тор тизмесин түзүү. Эгерде сиз Synopsys Design Compiler колдонуп жатсаңыз, бул куралды колдонуу менен түзүмдүк VHDL нетлистин түзүңүз.
Эгерде сиз башка синтез куралдарын колдонуп жатсаңыз, EDIF нетлисиңизден дарбаза деңгээлиндеги VHDL түзүңүз file долбооруңузда автоматтык түрдө түзүлөт. Кээ бир дизайн үй-бүлөлөрү сизге түзүүгө мүмкүндүк берет fileТүздөн-түз Куралдар > Экспорт > Netlist менюсунан.
Эскертүү: Түзүлгөн VHDL бардык порттор үчүн std_logic колдонот. Автобус порттору EDIF таза тизмесинде көрүнгөндөй бит тартибинде болот. - VITAL китепканасынын картасы. Түзүлгөн VITAL китепканасынын картасын түзүү үчүн төмөнкү буйрукту иштетиңиз.
vmap $ALSDIR\lib\vtl\95\mti\ - Структуралык нетлистти түзүңүз. VHDL дизайныңызды жана сынагыңызды түзүңүз fileс. Төмөнкү буйруктар VHDL дизайнын жана testbenchди кантип компиляциялоону көрсөтөт files:
vcom -жөн эле e -93 .vhd
vcom - жөн гана -93 .vhd
vcom .vhd
Эскертүү: Биринчиден, колдонмо субъекттерди түзөт. Андан кийин, кээ бир инструменттер тарабынан жазылган VHDL netlists үчүн талап кылынган архитектураларды түзөт. - Структуралык симуляцияны иштетиңиз. Дизайныңызды окшоштуруу үчүн, териңиз: vsim
Мисалы үчүнample: vsim test_adder_structure
Testbenchтеги test_adder_structure деп аталган конфигурация тарабынан аныкталган объект-архитектура жуптары окшоштурулат.
Эгер дизайныңызда PLL өзөгү бар болсо, 1ps резолюциясын колдонуңуз: vsim -t ps
Мисалы үчүнample: vsim -t ps test_adder_structure
Убакыт симуляциясы
Убакыт симуляциясын аткаруу үчүн:
- Эгер сиз муну кыла элек болсоңуз, дизайныңызга артка аннотация жазыңыз жана сынагыңызды түзүңүз.
- V-System же ModelSim симуляторуңуздун жардамы менен убакытты симуляциялоо үчүн VHDL дизайныңызды жана тесттик столуңузду компиляциялаңыз fileс, эгерде алар структуралык симуляция үчүн түзүлө элек болсо жана симуляцияны иштетиңиз. Төмөнкү буйруктар VHDL дизайнын жана testbenchди кантип компиляциялоону көрсөтөт files:
vcom -жөн эле e -93 .vhd
vcom - жөн гана -93 .vhd
vcom .vhd
Эскертүү: Мурунку кадамдарды аткаруу кээ бир инструменттер тарабынан жазылган VHDL нетлистер үчүн талап кылынгандай, адегенде объекттерди, анан архитектураларды түзөт. - SDFдеги убакыт маалыматын колдонуп, артка аннотация симуляциясын иштетиңиз file. Түрү: vsim -sdf[max|typ|min] / = .sdf -c
The параметр арткы аннотация башталган дизайндагы инстанцияга аймакты (же жолду) көрсөтөт. Аны чоңураак тутум дизайнында же кайра аннотациялоону каалаган тестте белгилүү бир FPGA инстанциясын көрсөтүү үчүн колдоно аласыз. Мисалы үчүнample: vsim – sdfmax /uut=adder.sdf -c test_adder_structural
Бул эксample, объекттин толуктоочусу тестирлөөдө "уут" инстанциясы катары түзүлгөн. Сыноо столундагы "test_adder_structural" деп аталган конфигурацияда көрсөтүлгөн объект-архитектура жуптары SDFде көрсөтүлгөн максималдуу кечигүүлөрдү колдонуу менен симуляцияланат. file.
Эгерде дизайныңызда PLL өзөгү камтылса, 1ps резолюциясын колдонуңуз: vsim -t ps -sdf[max|typ|min] / = .sdf -c
Мисалы үчүнample: vsim -t ps -sdfmax /uut=adder.sdf -c test_adder_structural
A – Продукт колдоо
Microsemi SoC Products Group өзүнүн өнүмдөрүн ар кандай колдоо кызматтары менен колдойт, анын ичинде Кардарларды тейлөө, Кардарларды техникалык колдоо борбору, webсайт, электрондук почта жана дүйнөлүк сатуу кеңселери.
Бул тиркеме Microsemi SoC Products Group менен байланышуу жана бул колдоо кызматтарын колдонуу жөнүндө маалыматты камтыйт.
Кардарларды тейлөө
Продукциянын баасы, өнүмдөрдү жаңыртуу, жаңыртуу маалыматы, буйрутма статусу жана авторизация сыяктуу техникалык эмес колдоо үчүн Кардарларды тейлөө кызматы менен байланышыңыз.
Түндүк Америкадан 800.262.1060 телефонуна чалыңыз
Башка өлкөлөрдөн 650.318.4460 телефонуна чалыңыз
Факс, дүйнөнүн каалаган жеринен, 408.643.6913
Кардарларды техникалык колдоо борбору
Microsemi SoC Products Group өзүнүн Кардарларды техникалык колдоо борборуна Microsemi SoC продуктылары боюнча аппараттык, программалык камсыздоо жана дизайн суроолоруңузга жооп берүүгө жардам бере турган жогорку квалификациялуу инженерлерден турат. Кардарларды техникалык колдоо борбору тиркеме жазууларын, жалпы дизайн циклинин суроолоруна жоопторду, белгилүү маселелерди документтештирүүгө жана ар кандай көп берилүүчү суроолорго көп убакыт коротот. Андыктан, биз менен байланышуудан мурун, биздин онлайн ресурстарга баш багыңыз. Балким, биз сиздин суроолоруңузга жооп бергенбиз.
Техникалык колдоо
Кардарларды колдоо бөлүмүнө барыңыз webсайт (www.microsemi.com/soc/support/search/default.aspx) көбүрөөк маалымат жана колдоо үчүн. Көптөгөн жооптор издөөдө бар web ресурс диаграммаларды, иллюстрацияларды жана башка ресурстарга шилтемелерди камтыйт webсайт.
Webсайт
Сиз SoC башкы бетинде ар кандай техникалык жана техникалык эмес маалыматты карап чыга аласыз www.microsemi.com/soc.
Кардарларды техникалык колдоо борборуна кайрылуу
Техникалык колдоо борборун жогорку квалификациялуу инженерлер тейлейт. Техникалык колдоо борбору менен электрондук почта же Microsemi SoC Products Group аркылуу байланышса болот webсайт.
Email
Сиз техникалык суроолоруңузду биздин электрондук почта дарегибизге жөнөтүп, жоопторду электрондук почта, факс же телефон аркылуу ала аласыз. Ошондой эле, сизде дизайн көйгөйлөрү болсо, дизайныңызды электрондук почта аркылуу жөнөтсөңүз болот fileжардам алуу үчүн.
Биз күн бою электрондук почта эсебин дайыма көзөмөлдөйбүз. Суранычыңызды бизге жөнөткөндө, суранычыңыздын натыйжалуу иштеши үчүн толук аты-жөнүңүздү, фирмаңыздын аты-жөнүн жана байланыш маалыматыңызды кошуңуз.
Техникалык колдоо электрондук почта дареги болуп саналат soc_tech@microsemi.com.
Менин учурларым
Microsemi SoC Products Group кардарлары Менин Cases бөлүмүнө өтүп, техникалык иштерди онлайн тапшырып, көзөмөлдөй алышат.
АКШдан тышкары
АКШнын убакыт алкагынан тышкары жардамга муктаж кардарлар электрондук почта аркылуу техникалык колдоо менен байланыша алышат (soc_tech@microsemi.com) же жергиликтүү сатуу кеңсесине кайрылыңыз. Сатуу кеңсесинин тизмелерин төмөнкү жерден тапса болот www.microsemi.com/soc/company/contact/default.aspx.
ITAR техникалык колдоо
Эл аралык курал-жарактарды сатуу эрежелери (ITAR) менен жөнгө салынган RH жана RT FPGA боюнча техникалык колдоо алуу үчүн, биз менен байланышыңыз soc_tech_itar@microsemi.com. Же болбосо, Менин учурларым ичинде, ITAR ачылуучу тизмесинен Ооба тандаңыз. ITAR тарабынан жөнгө салынган Microsemi FPGAлардын толук тизмеси үчүн ITARга баш багыңыз web бет.
Microsemi корпоративдик башкы кеңсеси
One Enterprise, Aliso Viejo CA 92656 АКШ
АКШ ичинде: +1 949-380-6100
Сатуу: +1 949-380-6136
Факс: +1 949-215-4996
Microsemi Corporation (NASDAQ: MSCC) жарым өткөргүчтүү чечимдердин комплекстүү портфелин сунуштайт: аэрокосмостук, коргонуу жана коопсуздук; ишкана жана байланыш; жана өнөр жай жана альтернативдик энергия рыноктору. Продукттарга жогорку өндүрүмдүүлүктөгү, жогорку ишенимдүүлүктөгү аналогдук жана RF түзмөктөрү, аралаш сигнал жана RF интегралдык микросхемалары, ыңгайлаштырылган SoCs, FPGAлар жана толук подсистемалар кирет. Microsemi башкы кеңсеси Алисо Виеходо, Калифорнияда жайгашкан. Көбүрөөк билүү бул жерден www.microsemi.com.
© 2012 Microsemi Corporation. Бардык укуктар корголгон. Microsemi жана Microsemi логотиби Microsemi корпорациясынын соода белгилери болуп саналат. Бардык башка соода белгилери жана тейлөө белгилери тиешелүү ээлеринин менчиги болуп саналат.
5-57-9006-12/11.12
Документтер / Ресурстар
 |
Microchip VHDL VITAL SoC Design Suite версиялары [pdf] Колдонуучунун колдонмосу 2024.2 – 12.0 версиялары, VHDL VITAL SoC Design Suite Versions, VHDL VITAL, SoC Design Suite Versions, Suite Versions, Versions |