MICROCHIP Xilinx Spartan 6 Example Conversion
Акылдуу, туташкан жана коопсуз орнотулган башкаруу чечимдеринин алдыңкы провайдери
Libero® SoC Design Suite долбоорун түзүү
ISE® проектисинин каталогуна конверсия-скриптти жайгаштырыңыз
python conv_xise_1v0.py -t .xise
Libero SoC Design Suite ачыңыз жана түзүлгөн TCL-скриптин иштетиңиз
Долбоор түзүлгөн, бирок жок:
- IP: BlockRAM, менин_сааттарым
- Архитектуралык базалык блоктор: bufg
уланды
Конверсия үчүн колдоого алынган максаттуу архитектуралар
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLOO
- A3P: ProASIC®3
IGLOO жана ProASIC3 түзмөктөрү Libero SoC 11.9 же андан мурунку версиясын талап кылат
Libero SoC акыркы версиясында колдоого алынган башка архитектуралар
PLL жана DCMди алмаштырыңыз
- Libero ® SoC Design Suite ичинде IP каталогун тандаңыз
- Керектүү жыштыктар үчүн Clock Conditioning Circuit (CCC) түзүңүз
- Калыбына келтирүү үчүн Өркүндөтүлгөн" өтмөгүн тандаңыз
Жеке саат буферлерин алмаштыруу
Дизайндар көбүнчө саат буферлерин (BUFG) камтыйт.
- Сатуучунун атайын китепканалары
- Unisim => smartfusion, smartfusion2, polarfire
Инстанцияларды өзгөртүү
- BUFG => CLKINT
Документация: Макро китепкана колдонмосу
- SmartFusion®, IGLOO® жана ProASIC®3
- SmartFusion2 жана IGLOO2
- PolarFire ®
Блок RAMды алмаштырыңыз
- IP каталогунан жаңы LSRAM түзүңүз
- LSRAM конфигурациялоо
Shim түзүү
- Блок RAMдын учурдагы порт картасын алыңыз
- Жаңы HDL түзүңүз file
- Шимдин порт картасын ылайыкташтыруу
LSRAMды Shimге киргизиңиз
- IPден субъект декларациясын алыңыз file
- Шим портторун мисал менен туташтырыңыз
Дизайн иерархиясын жаңыртуу
"Иерархияны түзүү" баскычын чыкылдатыңыз
Түпкү дизайн астында булактарды интеграциялоо
HDLдеги каталарды оңдоо
Синтезди иштетүү
- Куралдар тарабынан билдирилген мүмкүн болгон каталарды оңдоо
Чектөөлөр
Чектөөлөрдү башкаруу" эки жолу чыкылдатыңыз
Убакыт чектөөлөрүн киргизиңиз
Туунду чектөөлөрдү түзүү"
Туунду чектөөлөр:
- PLL функциясын алыңыз (көбөйтүү/фазалык жылдыруу)
- Чектөөлөр "b ehind" саатты өзгөртүү
"Чектөөлөрдү алуу" баскычын чыкылдатыңыз
- Кошумча SDC толтурат file
Саат доменинин өтүүсүн чектөө
Pins дайындоо
- Чектөөлөр менеджери
- Таблица аркылуу дайындоону кадоо
- Пакет аркылуу дайындоону кадап коюңуз
Дизайнды ишке ашыруу
- Жолдун жана жердин дизайны
- Убакытты текшерүү жана убакытты жабуу
(саат домениндеги_жалган_жолду коюу
- Бит агымын түзүү
Бүттү
Жаңы FPGA дизайныңыздын узак мөөнөтүнөн ырахат алыңыз
2022 Microchip Technology Inc. жана анын туунду компаниялары
Документтер / Ресурстар
 |
MICROCHIP Xilinx Spartan 6 Example Conversion [pdf] Колдонуучунун колдонмосу Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example Conversion, Example Conversion |
